| 1 |
I calcolatori elettronici: un poco di storia |
Gianni Conte |
| 2 |
Modelli e tecniche di descrizione |
Gianni Conte |
| 3 |
Il livello RTL: struttura |
Gianni Conte |
| 4 |
Il livello RTL: comportamento |
Gianni Conte |
| 5 |
Percorsi di dati e unità di controllo |
Gianni Conte |
| 6 |
Unità di controllo microprogrammata |
Gianni Conte |
| 7 |
Moltiplicatore binario e architettura di base della CPU |
Gianni Conte |
| 8 |
Architettura RTL di una semplice CPU |
Gianni Conte |
| 9 |
Introduzione al linguaggio macchina |
Gianni Conte |
| 10 |
Modi di indirizzamento |
Gianni Conte |
| 11 |
Tecnologia delle memorie |
Gianni Conte |
| 12 |
Gerarchie di memoria e principio di località |
Gianni Conte |
| 13 |
Memoria Cache |
Gianni Conte |
| 14 |
Architettura X86 |
Giacomo Bucci |
| 15 |
Architettura X86: accesso alla memoria |
Giacomo Bucci |
| 16 |
Architettura X86: repertorio istruzioni |
Giacomo Bucci |
| 17 |
Assembler X86: sintassi |
Giacomo Bucci |
| 18 |
Assembler X86: programmi |
Giacomo Bucci |
| 19 |
Sottosistema di ingresso/uscita: interfacce |
Giacomo Bucci |
| 20 |
Sottosistema di ingresso/uscita: interruzioni |
Giacomo Bucci |
| 21 |
Sottosistema di ingresso/uscita: interruzioni multiple |
Giacomo Bucci |
| 22 |
BUS di sistema |
Giacomo Bucci |
| 23 |
Processi RISC e superscalari : motivazioni |
Giacomo Bucci |
| 24 |
Processi RISC e superscalari : le pipeline |
Giacomo Bucci |
| 25 |
Processi RISC e superscalari : architetture superscalari |
Giacomo Bucci |
| 26 |
Processi RISC e superscalari : esecuzioni fuori ordine |
Giacomo Bucci |